1	エレクトロニクスII 第14回フィードバック 2004.01.30 佐藤勝昭
2	復習コーナートランジスタの入出力インピーダンスp54 エミッタ接地のトランジスタにおいて入力インピーダンスはhieである。 hieは10kW程度である。出力インピーダンスは1/hoeである。 hoeは1mS程度である。出力インピーダンスは1M W程度である。
3	復習コーナー増幅回路の入力インピーダンスp54 信号源からみて、増幅回路の入力端がもつ見かけのインピーダンスを入力インピーダンスという。等価回路で考える。バイアス抵抗、トランジスタのhieが並列に接続されたと考えればよい。 Z_in=1/(1/R₁+1/h_ie)=R₁h_ie/(R₁+h_ie) 上では交流に対してコンデンサのインピーダンスは０であるとして扱ったが、正しくは、Z=1/jωCが直列につながっていると考えるべきである。 Zin=1/jwC+ R₁h_ie/(R₁+h_ie)
4	復習コーナー増幅回路の出力インピーダンスp55 負荷RLから見た増幅回路の出力側の内部インピーダンスZout 等価回路で考えるとTrの出力インピーダンス1/hoeとコレクタ抵抗R2との並列回路が出力インピーダンスになる。正確には、コンデンサＣ２のインピーダンス1/jwC2が直列に入ったものが出力インピーダンスになる。
5	復習コーナー前回の演習前回の宿題の結果を利用して、左の回路の交流電圧増幅率Avをもとめよ。 R₁=10k, R₂=5k, R_C=3k, R_E=2k, h_fe=200, E=10Vとする。ベースの電位V_B, コレクタの電位V_Cを求めよ。V_BE=0.7Vとせよ。 i_E, i_Bを求めよ。 Avを求めよ。回路の入力インピーダンスZ_inと出力インピーダンスZ_outを求めよ。
6	復習コーナー周波数特性（f-特）p55-57 低域の減衰：カップリングコンデンサによる高域の減衰：トランジスタの講習は特性と浮遊容量による
7	フィードバック増幅回路の出力信号の一部または全部を入力に戻すことをフィードバック(feedとは食事を与えるという意味で昔は饋還と訳しましたが、現在では帰還と訳しています）といいます。フィードバックされた信号が入力信号と同位相であれば正帰還、逆位相であれば負帰還といいます。正帰還は発振回路として使われます。負帰還は、回路のもつ最大の増幅率を犠牲にして、 (1)増幅度の安定、(2)ひずみ、雑音の低減、(3)周波数特性の改善、(4)入出力インピーダンスの調整などを図ります。
8	負帰還の原理 p64 V1=Vi-bV2, V2=A0V1 V2=A0 (Vi- bV2)より、(1+A0b)V2=A0Vi 全体の増幅率　A=V2/Vi=A0/(1+A0b)=1/(1/A0+b) A0®\のとき A®1/ bとなり、増幅率はA0に依存しなくなる。
9	負帰還による周波数特性(f特)の改善負帰還をかけると、回路全体としての増幅度Aは1/(1/A0+b)=A0/(1+A0b)となり、もとの増幅率に比べ1/(1+A0b)に減少する。高域、低域ではA₀が落ちているので、分母(1+A0b)が小さくなり結果的に帯域幅が広くなる。
10	トランジスタの負帰還回路p66 コレクタ電位V_Cを帰還抵抗Rfを通してベースに帰還エミッタ電流をエミッタ抵抗Rｆを通じてV_Eとして帰還
11	エミッタ抵抗による負帰還p66 vi=hieib+(hfe+1)ibRE, vo=hfeibRL’ vo=-hfeibRL’={hfeRL’/(hie+(hfe+1)RE)}vi A=vo/vi= hfeRL’/{hie+(hfe+1)RE}=140´5.97/(15+141´0.49)=9.94 見方を変えるとA₀= hfeRL’/hie; b=vf/vo=(hfe+1)RE/hfeRL’ A= A₀/(1+A₀b)
12	負帰還回路の入力インピーダンス Zin=vi/ib={hieib+(hfe+1)RE ib}/ib=hie+(hfe+1)R 入力インピーダンスはhieにREのhfe倍が付け加わるので、かなり高くなる。
13	自己バイアス型帰還 if=i2+hfeib, v1=ibhie, v2=i2Rc, if=(v1-v2)/Rf (v1-v2)/Rf=v2/Rc+(hfe/hie)v1 (1/Rf-hfe/hie)v1=(1/Rc+1/Rf)v2 A=v2/v1=(1/Rf-hfe/hie)/(1/Rc+1/Rf)
14	実用エレクトロニクスコーナーコンピュータ第２回中京大学のホームページから http://www.ccad.sccs.chukyo-u.ac.jp/~mito/syllabi/circuit/z80/ Z80 Z80はインテル社の初期の製品である8080プロセッサを発展させ、ザイログ社が開発した、1チップcpuです。現在でも、組込み型CPUの基本的な命令体系となっている。　Z80は16ビットのアドレスバスと８ビットのデータバスを持ち、メモリや外部装置とのデータ交換を行う。Z80はCPU (Central Processing Unit)機能を有するのみで、記憶装置を持たないため、単体では動作させることができない。
15	Z80のシステム(1) メモリ Z80の外部にメモリや入出力装置をバスを通して接続すると、計算機として利用できるようになる。メモリには、不揮発型メモリ(ROM)と、揮発性メモリ(RAM)から構成される。Z80の外部にメモリや入出力装置をバスを通して接続することにより、計算機として利用できるようになる。
16	Z80のシステム(2) レジスタ　Z80は内部に複数のレジスタ（記憶回路）を持ち、このレジスタを利用して演算を行う。レジスタは、　　A,B,C,D,E,H,L で、各8ビットである。BC, DE, HLは結合して16ビットのアドレスを保持することができる。例えば、HLレジスタの番地のメモリを読みとり、その内容をAレジスタに読み出す命令がある。逆に、Aレジスタの内容を、HLレジスタの番地に書き込むことも出来る。
17	Z80の構成
18	プログラムの一例(1) ORG 8000h プログラムの先頭番地 8000 21 09 80 LD HL,DATA　HLをDATA番地にする 8003 7E LD A,(HL) HL番地をAレジスタに読む 8004 23 INC HL HLを増して101hとする 8005 86 ADD A,(HL) 101h番地の内容を加える 8006 23 INC HL HLを増して102hとする 8007 77 LD (HL),A 結果を102hに記憶する 8008 76 HALT 停止 8009 0A DATA:DB 10 データ１ 800A 14 DB 20 データ2 800B 00 DB 0 加算結果を記憶する END DATA (8009)番地の内容とDATA+1(800A)番地の内容を加算してDATA+2(8000B)番地に書き込む
19	プログラムの一例(2) 　　　　　　　　　　　　　　ORG 8000h 8000 21 10 80　LD HL,DATA レジスタHLをDATA番地に設定 8003 46 　LD B,(HL) 被乗数をレジスタBに 8004 23 　INC HL 8005 4E 　LD C,(HL) 乗数をレジスタCに 8006 3E 00 　LD A,0h レジスタAを0にする 8008 80 　LOOP:ADD A,B レジスタBをAに加える 8009 0D 　DEC C レジスタCを1減らす 800A C2 08 80　JP NZ,LOOP 0でなければLOOP番地へ飛ぶ 800D 23 　INC HL レジスタHLを増す 800E 77 　LD (HL),A 結果を記憶 800F 76 　HALT 停止 8010 5 　DATA:DB 5 被乗数 8011 10 　DB 10 乗数 8012 0 　DB 0 結果を保存する　　　　　　　　　　　　　END Z80には乗算命令はないから、乗算するには乗算プログラムを作成する必要がある。a * b (b>0)の最も簡単な手法は、aをb回加えることである。